[SK하이닉스 i-tap] 효율적인 반도체 회로 검증을 위한 머신러닝 기반의 test vector 선택 방법 연구

직책: 연구 책임자

기간: 2022. 03 ~ 2022. 09

연구 필요성

Pre-silicon 검증은 반도체 칩 설계회로의 오류를 조기에 찾아 낼 수 있는 중요한 검사과정이다. Pre-silicon 검증은 회로에 전류를 흐르게 할 수 있는 test vector들을 simulation에 입력하고, 회로의 주요 관리 지점인 Critical Point (CP)들에 전류가 흐르는지 확인하는 방식으로 진행된다. 무작위로 test vector를 선택하여 simulation에 입력하는 기존의 검증 방식은 검증된 CP가 재검증되는 경우가 많아 비효율적이다.

연구 목적 및 내용

본 연구에서는 최소한의 test vector로 최대한 많은 CP를 검증할 수 있는 test vector 선택 방법과 CP 검증에 사용된 sequential pattern을 추출하는 Sequential Pattern Mining (SPM) 알고리즘인 contrast prefixspan을 연구한다.

기대 효과

본 과제에서 개발하는 알고리즘을 통해 simulation에 입력할 test vector들을 추출하면, 무작위로 test vector를 선택하여 입력하는 것 대비 훨씬 적은 test vector만으로도 많은 CP들을 검증할 수 있고, 이는 pre-silicon 검증 소요 시간 단축으로 이어진다.